ChipLogic Family
ChipLogic Analyzer是基于图像背景的网表提取软件，支持方便的图像层照片切换，并基于照片进行器件框取和线网绘制从而得到一个完整的网表。利用软件的ERC检查功能可以对网表进行有效检查，找出连接错误。软件可以将网表抽取为电路图，通过Edif或Verilog文件导出。
- 多用户无缝式并行操作，并提供了用户权限管理和数据自动管理功能；
- 可以完全基于芯片照片进行描制，即使面对多层且大面积的布线也很容易得到高准确度的网表数据；
- 内置单元自动搜索功能，特别适合于大规模数字电路分析设计；
- 带有ERC检查功能，对数字电路和模拟电路，都能进行全面、高效的检查。
ChipLogic Layeditor是基于图像背景的版图编辑软件，可以完全基于芯片背景进行版图描制，大幅度降低版图编辑的难度。ChipLogic Layeditor使用了和ChipLogic Analyzer类似的数据管理方式和界面风格，两者之间的数据还可相互转化，大大减少了重复工作。
- 多用户无缝式并行操作，并提供了用户权限管理和数据自动管理功能；
- 提供了大量实用的批处理操作，特别适合于大规模数字电路的版图设计；
- 和Dracula，Calibre等版图验证工具完全兼容，可以加载这些软件的输出文件，进行错误定位和修改；
- 通过GDSII和主流正向设计工具进行交互。
ChipLogic Datacenter：服务器端数据管理引擎。提供海量数据管理功能，能有效支持400G以上图像数据的可靠管理和快速访问，同时保持各客户端之间实时的数据同步，从而支持团队化的工作方式。
ChipLogic Decoder：基于图像背景的码点提取软件，带有智能识别技术，可以通过学习用户的行为自动提取码点。提取结束后，将码点数据导出成01矩阵的文本文件。
ChipLogic Master：逻辑功能分析器，提供平面网表的层次化整理功能。
获取更多关于 ChipLogic 软件的信息，请联系 market@cellixsoft.com